PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2004-004244

(43) Date of publication of application: 08.01.2004

(51)Int.Cl.

G09G 3/36

G02F 1/133

G09G 3/20

(21)Application number: 2002-

(71)Applicant : SONY CORP

159032

(22) Date of filing:

31.05.2002 (72)Inventor: KIDA YOSHITOSHI

NAKAJIMA YOSHIHARU

MAEKAWA TOSHIICHI

(54) LIQUID CRYSTAL DISPLAY, CONTROLLING METHOD THEREFOR, AND PORTABLE TERMINAL

(57)Abstract:

PROBLEM TO BE SOLVED: To solve the problems wherein the whole system is prevented from being miniaturized and the cost is prevented from being reduced in the presence of an external substrate and an external driving IC outside a panel.

SOLUTION: In addition to a horizontal driver 16 and a vertical driver 17, the following are mounted on the same glass substrate 11 as that of a display

section 12: an interface circuit 13; a timing generator 14; a reference voltage driver 15; a CS driver 18; peripheral driving circuits, including a VCOM driver 19, and a potential setting circuit 20. When a display reset control pulse PCI is externally provided, a specified potential is written on a pixel, and a CS potential and a VCOM potential are simultaneously set to the same potential as the pixel potential to provide the same potential to a counter electrode side. Thus, white display is applied in the case of a normal white type, and black display is applied in the case of a normal black type, preventing the disturbance of a picture in power supply ON/OFF.

LEGAL STATUS

[Date of request for examination]

27.04.2004

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

[Claim(s)]

[Claim 1]

The display which comes to arrange a pixel on a transparence insulating substrate in the shape of a matrix,

A change means to replace with said status signal at the time of power-source ON/OFF, and to choose and supply predetermined potential while supplying a status signal to each pixel of said display,

A potential generation means to replace with said common potential at the time of power-source ON/OFF, and to give said predetermined potential and same electric potential to the counterelectrode side of said pixel while being carried with said display on said transparence insulating substrate and giving common potential to the counterelectrode side of said pixel [each pixel]

The liquid crystal display characterized by preparation ******.

[Claim 2]

Said change means chooses the output potential of said potential generation means at the time of power-source ON/OFF.

The liquid crystal display according to claim 1 characterized by things. [Claim 3]

The output potential of said potential generation means is potential given to the electrode by the side of the counterelectrode of the potential given to the counterelectrode of the liquid crystal cell of said pixel, or retention volume.

The liquid crystal display according to claim 2 characterized by things.

[Claim 4]

In the liquid crystal display which comes to carry the display which comes to arrange a pixel in the shape of a matrix, and a potential generation means to give common potential to the counterelectrode side of said pixel [each pixel] on the same transparence insulating substrate,

On the occasion of a power source ON, a power source is switched on first, and

while initializing the condition of the circuit on said transparence insulating substrate continuously and writing in predetermined potential to each pixel of the fixed period aforementioned display after that, said predetermined potential and same electric potential are given to the counterelectrode side of said pixel, While writing in predetermined potential to each pixel of the fixed period aforementioned display on the occasion of a power source OFF first, said predetermined potential and same electric potential are given to the counterelectrode side of said pixel, and a power source is intercepted after that. The control approach of the liquid crystal display characterized by things. [Claim 5]

The display which comes to arrange a pixel on a transparence insulating substrate in the shape of a matrix,

A change means to replace with said status signal at the time of power-source ON/OFF, and to choose and supply predetermined potential while supplying a status signal to each pixel of said display,

While being carried with said display on said transparence insulating substrate and giving common potential to the counterelectrode side of said pixel [each pixel], the liquid crystal display equipped with a potential generation means to replace with said common potential at the time of power-source ON/OFF, and to give said predetermined potential and same electric potential to the counterelectrode side of said pixel was carried as the screen-display section.

The personal digital assistant characterized by things.

[Claim 6]

In the personal digital assistant which has a standby mode,

When going into a standby mode, / when canceling, said means for switching supplies said predetermined potential to each pixel of said display, and said potential generation means gives said predetermined potential and same electric potential to the counterelectrode side of said pixel.

The personal digital assistant according to claim 5 characterized by things.

DETAILED DESCRIPTION

[Detailed Description of the Invention]

[0001]

[Field of the Invention]

This invention relates to the personal digital assistant which carried the actuation circuit one apparatus liquid crystal display with which it comes to form the actuation circuit of the circumference of it in one with a display on the same transparence insulating substrate especially, the control approach at the time of the power-source ON/OFF, and the liquid crystal display concerned as the screen-display section about a liquid crystal display, its control approach, and a personal digital assistant.

[0002]

[Description of the Prior Art]

In the liquid crystal display, as a cure which prevents turbulence of the image at the time of power-source ON (charge) / OFF (cutoff), it is writing white data (a normally black mold black data) in a pixel in a normally white mold at the time of power-source ON/OFF, and the configuration which performs a white display (a normally black mold black display) is taken. At the time of a power source ON, after abolishing turbulence of an image by performing a white display (or black display) first, the drawing display according to an indicative data is performed, and at the time of a power source OFF, after abolishing an after-image by performing a white display (or black display), specifically, a display is erased. [0003]

Thus, in writing in white data (or black data), with the liquid crystal display concerning the conventional example, while inputting white data (or black data) from the exterior, the configuration which carries the driver which makes "L" level

CS potential given to the electrode by the side of the counterelectrode of the VCOM potential given to the counterelectrode of the liquid crystal capacity of a pixel and retention volume on an external substrate or the external actuation IC was taken.

[0004]

That is, in <u>drawing 7</u>, on a glass substrate 101, the display 102 which comes to arrange a pixel in the shape of a matrix is formed, and the level driver 103 which writes an indicative data in each pixel of a display 102 is further formed in the bottom. In addition, although not illustrated, a vertical driver will be arranged at the side of a display 102. The external substrate 105 is electrically connected through the flexible cable (substrate) 104 to this glass substrate 101. [0005]

The timing generator (TG) 106, the VCOM driver 107, and the CS driver 108 grade are carried in the external substrate 105. A timing generator 106 generates white data (or black data) at the time of power-source ON/OFF, and supplies them to the level driver 103 while it generates various kinds of timing signals based on reference signals, such as the master clock MCK given from a set side graphic controller, Vertical Synchronizing signal Vsync, and Horizontal Synchronizing signal Hsync, and supplies them to the level driver 103 or a vertical driver through the flexible cable 104.

The VCOM driver 107 generates VCOM potential synchronizing with the timing signal given from a timing generator 106, and impresses it [all / pixel] to the counterelectrode of the liquid crystal capacity of a pixel through the flexible cable 104. The CS driver 108 generates CS potential synchronizing with the timing signal given from a timing generator 106, and impresses it [all / pixel] to the counterelectrode side edge child of the retention volume of a pixel through the flexible cable 104. The VCOM driver 107 and the CS driver 108 set VCOM potential and CS potential as a low at the time of power-source ON/OFF.

[Problem(s) to be Solved by the Invention]

As mentioned above, in preventing turbulence of the image at the time of power-source ON/OFF, in the liquid crystal display concerning the conventional example, the circuit for outputting white data (or black data) between sets and the circuit for making VCOM potential and CS potential into a low were carried on the external substrate 105 (or external actuation IC). Therefore, since the process which makes a timing generator 106, the VCOM driver 107, and CS driver 108 grade was needed on the external substrate 15 concerned as a display system while forming the external substrate 105 other than a glass substrate 101, it had become the hindrance of a system-wide miniaturization and low-cost-izing.

[8000]

This invention is made in view of the above-mentioned technical problem, and the place made into the object is to offer the personal digital assistant which carried the liquid crystal display which can erase a display without an after-image at the time of a power source OFF, its control approach, and the liquid crystal display concerned as the screen display section while an image is not confused and being able to carry out display initiation at the time of a power source ON, after enabling a system-wide miniaturization and system-wide low cost-izing. [0009]

[Means for Solving the Problem]

While a pixel chooses and supplies a status signal to each pixel of the display which it comes to arrange in the shape of a matrix, and this display on a transparence insulating substrate, the liquid crystal display by this invention While replacing with said status signal at the time of power-source ON/OFF, being carried on a change means to choose and supply predetermined potential, and the same transparence insulating substrate as said display and giving common potential to the counterelectrode side of said pixel [each pixel] It has composition equipped with a potential generation means to replace with said common potential at the time of power-source ON/OFF, and to give said

predetermined potential and same electric potential to the counterelectrode side of said pixel. In addition, common potential shall mean the potential given to the electrode by the side of the counterelectrode of the potential given to the counterelectrode of a liquid crystal cell, and retention volume. This liquid crystal display is carried in the personal digital assistant represented by PDA (Personal Digital Assistants) and the portable telephone as that screen-display section.

In the personal digital assistant which carried the liquid crystal display of the above-mentioned configuration, or this as the screen-display section On the occasion of a power source ON, switch on a power source first, and while initializing the condition of the circuit on a transparence insulating substrate continuously and writing in predetermined potential to each pixel of a fixed period display after that By giving the predetermined potential concerned and same electric potential to the counterelectrode side of a pixel, a white display (a normally black mold black display) is performed by the normally white mold for a fixed-after powering on period. Thereby, at the time of a power source ON, an image cannot be confused and display initiation can be performed. Moreover, while writing in predetermined potential to each pixel of a fixed period display on the occasion of a power source OFF first, a white display (or black display) is performed for a fixed period before power-source cutoff by giving the predetermined potential concerned and same electric potential to the counterelectrode side of a pixel. Thereby, a display can be erased without an after-image at the time of a power source OFF.

[0011]

[Embodiment of the Invention]

Hereafter, the gestalt of operation of this invention is explained to a detail with reference to a drawing.

[0012]

[The 1st operation gestalt]

Drawing 1 is the block diagram showing the example of a configuration of the

liquid crystal display concerning the 1st operation gestalt of this invention. In drawing 1, the display (picture element part) 12 which comes to arrange a pixel in the shape of a matrix is formed on the transparence insulating substrate 11, for example, a glass substrate. Opposite arrangement of the glass substrate 11 is carried out with an one more glass substrate and predetermined gap, and the display panel (LCD panel) consists of closing a liquid crystal ingredient among both substrates.

[0013]

An example of the configuration of each pixel in a display 12 is shown in <u>drawing</u> 2. Each of the pixel 50 arranged in the shape of a matrix has the composition of having TFT (Thin Film Transistor; thin film transistor)51 which is a pixel transistor, the liquid crystal cell 52 by which the pixel electrode was connected to this drain electrode of TFT51, and the retention volume 53 with which one electrode was connected to the drain electrode of TFT51. Here, a liquid crystal cell 52 means the liquid crystal capacity generated between the counterelectrodes countered and formed in a pixel electrode and this.

[0014]

In this pixel structure, a gate electrode is connected to the gate line (scanning line) 54, and, as for TFT51, the source electrode is connected to the data line (signal line) 55. As for the liquid crystal cell 52, the counterelectrode is connected [each pixel] to the VCOM line 56. And the common electrical potential difference VCOM (VCOM potential) is given to the counterelectrode of a liquid crystal cell 52 [each pixel] through the VCOM line 56. As for retention volume 53, the electrode (terminal by the side of a counterelectrode) of another side is connected [each pixel] to the CS line 57.

[0015]

Here, when performing IH (H is level period) reversal actuation or 1F (F is field period) reversal actuation, the status signal written in each pixel will perform polarity reversals on the basis of VCOM potential. Moreover, when using together with IH reversal actuation or 1F reversal actuation the VCOM reversal

actuation which reverses the polarity of VCOM potential 1H period or 1F period, the polarity of CS potential given to the CS line 57 is also reversed synchronizing with VCOM potential. However, the liquid crystal display concerning this operation gestalt is not restricted to VCOM reversal actuation. In addition, since VCOM potential and CS potential are same electric potential mostly, they shall name these common potential generically in this description.

[0016]

again -- <u>drawing 1</u> -- setting -- a display -- 12 -- being the same -- a glass substrate -- 11 -- a top -- **** -- for example, -- a display -- 12 -- left-hand side -- an interface -- (-- IF --) -- a circuit -- 13 -- a timing generator -- (-- TG --) -- 14 -- and -- reference voltage -- a driver -- 15 -- a display -- 12 -- an upside -- level -- a driver -- 16 -- a display -- 12 -- right-hand side -- vertical -- a driver -- 17 -- a display -- 12 -- the bottom -- potential -- setting out -- a means -- it is -- CS -- a driver -- 18 -- VCOM -- a driver -- 19 -- and -- potential -- setting out -- a circuit -- 20 -- respectively -- carrying -- having -- *** -- . These circuits are produced with the pixel transistor of a display 12 using low-temperature polish recon or CG (Continuous Grain; continuation grain boundary crystal) silicon.

In the liquid crystal display of the above-mentioned configuration, to a glass substrate 11, the master clock MCK of the low-battery amplitude (for example, 3.3V amplitude), horizontal synchronizing pulse Hsync, vertical synchronizing pulse Vsync, indicative-data Data of an R(red) G(green) B (blue) parallel input, and the display reset control pulse PCI are inputted from the outside through the flexible cable (substrate) 21, and a level shift (level conversion) is carried out to the high-tension amplitude (for example, 6.5V) in an interface circuitry 13. [0018]

The master clock MCK, horizontal synchronizing pulse Hsync, and vertical synchronizing pulse Vsync by which the level shift was carried out are supplied to a timing generator 14. A timing generator 14 generates various kinds of timing pulses required for actuation of the reference voltage driver 15, the level driver

16, and the vertical driver 17 based on a master clock MCK, horizontal synchronizing pulse Hsync, and vertical synchronizing pulse Vsync. Indicative-data Data by which the level shift was carried out is supplied to the level driver 16. The display reset control pulse PCI by which the level shift was carried out is supplied to the level driver 16, the CS driver 18, the VCOM driver 19, and the potential setting-out circuit 20, respectively.

[0019]

The level driver 16 has the composition of having the level shift register 161, the data sampling latch circuit 162, the DA (digital analog) conversion circuit (DAC) 163, and the Sig/CS output change circuit 164. The level shift register 161 answers the level start pulse HST supplied from a timing generator 14, starts a shift action, and generates the sampling pulse which carries out the sequential transfer at 1 level period synchronizing with the level clock pulse HCK similarly supplied from a timing generator 14.

Synchronizing with the sampling pulse generated with the level shift register 161, in 1 level period, the data sampling latch circuit 162 carries out a sequential sampling, and latches indicative-data Data outputted from an interface circuitry 13. This digital data for latched one line is further moved to line memory (not shown) at a level blanking period. And this digital data for one line is changed into an analog status signal in the DA translation circuit 163. The DA translation circuit 163 has composition of the reference voltage selection mold DA translation circuit which chooses the reference voltage corresponding to digital data, and is outputted as an analog status signal out of the reference voltage for several gradation minutes given from the reference voltage driver 15.

The analog status signal Sig for one line outputted from the DA translation circuit 163 is given to the Sig/CS output change circuit 164. CS potential generated by the CS driver 18 is further given to the Sig/CS output change circuit 164. The Sig/CS output change circuit 164 chooses and outputs either the analog status

signal Sig and CS potential according to whether the display reset control pulse PCI outputted from an interface circuitry 13 is a high level, or it is a low. The analog status signal Sig or CS potential outputted from the Sig/CS output change circuit 164 is outputted to the data line 55-1 wired corresponding to the several n horizontal pixel of a display 12 - 55-n.

[0022]

The vertical driver 17 is constituted by a vertical shift register and the gate buffer. In this vertical driver 17, a vertical shift register answers the vertical start pulse VST supplied from a timing generator 14, starts a shift action, and generates the scan pulse which carries out the sequential transfer at 1 vertical period synchronizing with the vertical clock pulse VCK similarly supplied from a timing generator 14. The sequential output of this generated scan pulse is carried out through a gate buffer at the gate line 54-1 wired corresponding to the several m perpendicular direction pixel of a display 12 - 54-m.

If the sequential output of the scan pulse is carried out by the vertical scanning by this vertical driver 17 at the gate line 54-1 - 54-m, each pixel of a display 12 will be chosen in order per line (line) by it. And the analog status signals Sig for one line outputted from the Sig/CS output change circuit 164 are written in all at once via the data line 55-1 - 55-n to this pixel for selected one line. The drawing display for one screen is performed by repeating write-in actuation of this line unit. [0024]

It generates CS potential which carried out point **, and the CS driver 18 is supplied to the Sig/CS output change circuit 164, and when the display reset control pulse PCI outputted from an interface circuitry 13 is a low, it sets the CS potential concerned to predetermined potential (0V), for example, a low, while giving [each pixel] to the electrode of another side of retention volume 53 through the CS line 57 of <u>drawing 2</u>. Here, if the amplitude of a status signal is set to 0-3.3V, when adopting VCOM reversal actuation, it will make a high level between 3.3V, making a low as 0V (grand level), and CS potential will repeat

alternating current reversal.

[0025]

The VCOM driver 19 sets the VCOM potential concerned as a low (0V), when the display reset control pulse PCI outputted from an interface circuitry 13 is a low, while generating the VCOM potential which carried out point **. The VCOM potential outputted from the VCOM driver 19 is once outputted to the exterior of a glass substrate 11 through the flexible cable 21. After the VCOM potential outputted out of this substrate goes via the VCOM equalization circuit 22, it is again inputted in a glass substrate 11 through the flexible cable 21, and is given [each pixel] to the counterelectrode of a liquid crystal cell 52 through the VCOM line 56 of drawing 2.

[0026]

Here, as VCOM potential, the alternating voltage of the almost same amplitude as CS potential is used. However, since it originates in parasitic capacitance etc. and a voltage drop arises in TFT51 in <u>drawing 2</u> actually in case a signal is written in the pixel electrode of a liquid crystal cell 52 through TFT51 from the data line 54, it is necessary to use the alternating voltage which carried out DC shift by the voltage drop as VCOM potential. The VCOM equalization circuit 22 bears DC shift of this VCOM potential.

[0027]

The VCOM equalization circuit 22 consists of resistance R connected between the variable resistance VR, the outgoing ends of Capacitor C, and glands which were connected between the outgoing end of the capacitor C which considers VCOM potential as an input, and this capacitor C, and the external power VCC1, it adjusts DC level of the VCOM potential given to the counterelectrode of a liquid crystal cell 52, i.e., it applies DC offset to VCOM potential. The potential setting-out circuit 20 is that the display reset control pulse PCI outputted from an interface circuitry 13 serves as a low, and makes compulsorily VCOM potential inputted in the substrate from the VCOM equalization circuit 22 a low (0V). [0028]

When the display reset control pulse PCI given from the outside is a low in the liquid crystal display of the above-mentioned configuration While the CS driver 18 sets CS potential to predetermined potential (0V), for example, a low While the potential setting-out circuit 20 makes VCOM potential a low (0V) compulsorily, it is made to perform a display reset action with the Sig/CS output change circuit 164 choosing CS potential, and outputting to the data line 55-1 - 55-n. [0029]

By this display reset action, about each pixel of the line chosen by the vertical scanning by the vertical driver 17 In drawing 2, at the same time CS potential (this example 0 V) is impressed to the liquid crystal cell 52 and pixel electrode side of retention volume 53 through TFT51 Since CS potential and VCOM potential (both 0 V) are impressed to a counterelectrode side through the VCOM line 56 and the CS line 57, respectively, an electrical potential difference is not impressed to a liquid crystal cell 52, therefore a black display is performed by the normally white mold in a white display and a normally black mold.

As mentioned above, in the liquid crystal display concerning the 1st operation gestalt the same panel (glass substrate 11) top as a display 12 -- the level driver 16 and the vertical driver 17 -- in addition By having carried surrounding actuation circuits, such as an interface circuitry 13, a timing generator 14, the reference voltage driver 15, the CS driver 18, the VCOM driver 19, and the potential setting-out circuit 20 Since the display panel of all actuation circuit one apparatus can be constituted and it is not necessary to prepare an another substrate and another IC, and a transistor circuit outside, a system-wide miniaturization and system-wide low-cost-izing are attained.

[0031]

Moreover, when the display reset control pulse PCI is given from the exterior, while writing predetermined potential in a pixel, CS potential and VCOM potential are set as pixel potential and same electric potential, and since a black display can be performed, after enabling a system-wide miniaturization and system-wide

low-cost-izing, in a normally white mold, turbulence of the image at the time of power-source ON/OFF can be prevented with a white display and a normally black mold by giving the same electric potential concerned to a counterelectrode side.

[0032]

Next, in the liquid crystal display of the above-mentioned configuration, in order to prevent turbulence of the image at the time of power-source ON/OFF, the control approach at the time of performing a display reset action is explained. [0033]

First, the display reset action at the time of a power source ON is explained using the timing chart of <u>drawing 3</u>. On the occasion of a power source ON, a power source VCC1 (for example, 3.3V) and a power source VDD (for example, 6.5V) are switched on first. If a fixed period T11 (for example, 1msec extent) passes after a power source VCC1 starts about 90%, a master clock MCK, horizontal synchronizing pulse Hsync, vertical synchronizing pulse Vsync, indicative-data Data, and the display reset control pulse PCI will begin to be inputted from the outside through the flexible cable 21.

[0034]

Then, progress of a fixed period T12 (for example, 1msec extent) makes a high level the system reset pulse RST in a panel. Thereby, the initial state of logical circuits, such as a flip-flop in a panel, is decided (initialization). Then, only a fixed period T13 (for example, 1 - 2 field period) establishes the low period of the display reset control pulse PCI.

[0035]

In this period T13, while the CS driver 18 sets CS potential to predetermined potential, for example, a low, and the potential setting-out circuit 20 makes VCOM potential a low compulsorily, the Sig/CS output change circuit 164 chooses CS potential, and outputs to the data line 55-1 - 55-n. Thereby, a black display is performed by the display reset action, i.e., a normally white mold, in a white display and a normally black mold. After a period T13 passes, it is making

the display reset control pulse PCI into a high level, and the Sig/CS output change circuit 164 is replaced with CS potential, chooses a status signal, and outputs it to the data line 55-1 - 55-n. Thereby, the actual drawing display according to a status signal is started.

[0036]

Thus, in a liquid crystal display, on the occasion of a power source ON, a power source is switched on first, by initializing the condition of the circuit on a panel continuously, performing a fixed period display reset action after that, and performing a white display (or black display) for the number field period of after powering on, an image cannot be confused and display initiation can be performed at the time of a power source ON.

[0037]

Then, the display reset action at the time of a power source OFF is explained using the timing chart of <u>drawing 4</u>. On the occasion of a power source OFF, only a fixed period T21 (for example, 1 - 2 field period) makes the display reset control pulse PCI a low first. While the CS driver 18 sets CS potential as a low and the potential setting-out circuit 20 makes VCOM potential a low compulsorily by this, a display reset action is performed with the Sig/CS output change circuit 164 choosing CS potential, and outputting to the data line 55-1 - 55-n. [0038]

That is, a white display (or black display) is performed by the display reset action for a number field period. Let the system reset pulse RST be a low after progress of a period T21. Then, if a period T22 (for example, 1msec extent) passes, a master clock MCK, horizontal synchronizing pulse Hsync, vertical synchronizing pulse Vsync, indicative-data Data, and the display reset control pulse PCI will suspend the input of the flexible cable 21. Then, progress of a period T23 (for example, 1msec extent) intercepts a power source VCC1 and a power source VDD.

[0039]

Thus, in a liquid crystal display, a display can be erased without an after-image at

the time of a power source OFF by performing a fixed period display reset action first, performing a white display (or black display) for a number field period on the occasion of a power source OFF, before power-source cutoff, and intercepting a power source after that.

[0040]

In addition, although the case where turbulence of the image at the time of power-source ON/OFF was prevented was mentioned as the example and this example of control explained it [when a liquid crystal display has a standby mode aiming at power-saving] By performing the same control as the time of a power source ON, when going into a standby mode, and performing the control same when returning from a standby mode as the time of a power source OFF, when going into a standby mode, turbulence of the image when returning can be prevented.

[0041]

[The 2nd operation gestalt]

<u>Drawing 5</u> is the block diagram showing the example of a configuration of the liquid crystal display concerning the 2nd operation gestalt of this invention, and attaches and shows the same sign among drawing to <u>drawing 1</u> and an equivalent part.

[0042]

With the liquid crystal display concerning the 1st operation gestalt, the configuration which produced a part of circuit element which constitutes VCOM equalization circuit 22' on the glass substrate 11 is taken with the liquid crystal display concerning this operation gestalt to having constituted the VCOM equalization circuit 22 from the panel exterior (exterior of a glass substrate 11) altogether.

[0043]

Specifically in <u>drawing 5</u>, it has prepared in the exterior of a glass substrate 11 about the variable resistance VR the capacitor C with it difficult [to carry on a glass substrate 11] and external adjusting. Variable resistance VR is connected

between the outgoing end of Capacitor C, and the gland. On the other hand, on the glass substrate 11, the partial pressure resistance R12 connected between the partial pressure resistance R11 and Switch SW which were connected to the serial between Lines L and the internal electrical power sources VCC2 which lead to the outgoing end of Capacitor C electrically, and Line L and a gland is formed. Switch SW will be in an OFF (disconnection) condition, when the display reset control pulse PCI outputted from an interface circuitry 13 is a low. [0044]

by the way, when the VCOM equalization circuit 22 is altogether constituted from the panel exterior, the display reset control pulse PCI becomes instability at the time of a power source OFF, and an external power VCC1 still remains then -**** (it is in about [3.3V] potential) -- VCOM potential may rise. On the other hand, it sets to the liquid crystal display concerning this operation gestalt. A part of circuit element which constitutes VCOM equalization circuit 22', and the switch SW which specifically carries out ON/OFF of the partial pressure resistance R11 and R12 and it are produced on a glass substrate 11. By setting Switch SW to OFF, when the display reset control pulse PCI is a low, since the potential of Line L is pulled by the grand level, lifting of VCOM potential can be suppressed certainly and it can maintain to a grand level.

[0045]

In addition, when the display reset control pulse PCI is given, although [each above-mentioned operation gestalt] the Sig/CS output change circuit 164 replaces with a status signal, chooses CS potential and outputs to the data line 55-1 - 55-n Since VCOM potential is also set as the same potential as CS potential, even if it takes the configuration which chooses VCOM potential and is outputted to the data line 55-1 - 55-n, the same operation effectiveness can be acquired.

[0046]

Furthermore, while choosing not the configuration that chooses CS potential or VCOM potential but predetermined potential, it is also possible to take the

configuration which sets CS potential and VCOM potential as same electric potential. Moreover, as potential (pixel potential) written in a pixel through the data line 55-1 - 55-n, it is not restricted to 0V (grand level), and if the conditions which set CS potential and VCOM potential as pixel potential and same electric potential are satisfied, since an electrical potential difference will not be impressed to a liquid crystal cell 52, a normally white mold can perform a black display in a white display and a normally black mold. However, since it is not necessary to consume power in case the direction set to 0V writes pixel potential in a pixel through the data line 55-1 - 55-n, it is advantageous, considering the viewpoint of low-power-izing.

[0047]

The liquid crystal display concerning the 1st and 2nd operation gestalt explained above is used as the screen-display section of the small and lightweight personal digital assistant represented by a portable telephone and PDA (Personal Digital Assistants; Personal Digital Assistant), and is suitable.

[0048]

<u>Drawing 6</u> is the personal digital assistant concerning this invention, for example, the external view showing the outline of the configuration of PDA.

PDA concerning this example has composition of the folding type in which the lid 62 was formed free [closing motion] to the body 61 of equipment. The control unit 63 which comes to arrange various kinds of keys, such as a keyboard, is arranged on the top face of the body 61 of equipment. On the other hand, the screen-display section 64 is arranged at the lid 62. The liquid crystal display applied to the 1st and 2nd operation gestalt which carried out point ** as this screen-display section 64 is used.

[0050]

Since it is possible to prevent turbulence of the image at the time of powersource ON/OFF after enabling a system-wide miniaturization and system-wide low-cost-izing, as point ** was carried out, the liquid crystal display concerning these operation gestalt is carrying the liquid crystal display concerned as the screen-display section 64, and it can prevent certainly turbulence of the image at the time of power-source ON/OFF of the screen-display section 64 while being able to contribute to the miniaturization of PDA greatly.

[0051]

Moreover, in order to attain power-saving, it is common to have the standby mode to the personal digital assistant represented by this kind of PDA. When going into this standby mode, / also when returning, as point ** was carried out, when going into a standby mode, it can prevent certainly also about turbulence of the image when returning by making a display reset action perform like the time of power-source ON/OFF.

[0052]

In addition, although the case where it applied to PDA was taken and explained to the example here, especially the liquid crystal display that is not restricted to this example of application and applied to this invention is used for a personal digital assistant at large [, such as a portable telephone, / small and lightweight], and is suitable.

[0053]

[Effect of the Invention]

Since according to this invention the display panel of all actuation circuit one apparatus can be constituted and it is not necessary to prepare an another substrate and another IC, and a transistor circuit outside by having carried the surrounding actuation circuit on the same transparence insulating substrate as a display as explained above, a system-wide miniaturization and system-wide low-cost-izing are attained. Moreover, at the time of power-source ON/OFF, while writing predetermined potential in a pixel, since a black display can be performed, after enabling a system-wide miniaturization and system-wide low-cost-izing, in a normally white mold, turbulence of the image at the time of power-source ON/OFF can be prevented with a white display and a normally black mold, by giving the predetermined potential concerned and same electric potential to a

counterelectrode side.

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram showing the example of a configuration of the liquid crystal display concerning the 1st operation gestalt of this invention.

[Drawing 2] It is the circuit diagram showing an example of the configuration of a pixel.

[Drawing 3] It is the timing chart with which explanation of the display reset action at the time of a power source ON is presented.

[Drawing 4] It is the timing chart with which explanation of the display reset action at the time of a power source OFF is presented.

[Drawing 5] It is the block diagram showing the example of a configuration of the liquid crystal display concerning the 2nd operation gestalt of this invention.

[Drawing 6] It is the external view showing the outline of the configuration of PDA concerning this invention.

[Drawing 7] It is the block diagram showing an example of the configuration of the liquid crystal display concerning the conventional example.

[Description of Notations]

11 [-- A timing generator (TG), 16 / -- A level driver, 17 / -- A vertical driver, 18 / -- CS driver, 19 / -- A VCOM driver, 22, 22' / -- A VCOM equalization circuit, 50 / -- A pixel, 51 / -- TFT (pixel transistor), 52 / -- A liquid crystal cell, 53 / -- Retention volume, 164 / -- Sig/CS output change circuit] -- A glass substrate, 12 -- A display, 13 -- An interface (IF) circuit, 14

DESCRIPTION OF DRAWINGS

[Brief Description of the Drawings]

[Drawing 1] It is the block diagram showing the example of a configuration of the liquid crystal display concerning the 1st operation gestalt of this invention.

[Drawing 2] It is the circuit diagram showing an example of the configuration of a pixel.

[Drawing 3] It is the timing chart with which explanation of the display reset action at the time of a power source ON is presented.

[Drawing 4] It is the timing chart with which explanation of the display reset action at the time of a power source OFF is presented.

[Drawing 5] It is the block diagram showing the example of a configuration of the liquid crystal display concerning the 2nd operation gestalt of this invention.

[Drawing 6] It is the external view showing the outline of the configuration of PDA concerning this invention.

[Drawing 7] It is the block diagram showing an example of the configuration of the liquid crystal display concerning the conventional example.

[Description of Notations]

11 [-- A timing generator (TG), 16 / -- A level driver, 17 / -- A vertical driver, 18 / -- CS driver, 19 / -- A VCOM driver, 22, 22' / -- A VCOM equalization circuit, 50 / -- A pixel, 51 / -- TFT (pixel transistor), 52 / -- A liquid crystal cell, 53 / -- Retention volume, 164 / -- Sig/CS output change circuit] -- A glass substrate, 12 -- A display, 13 -- An interface (IF) circuit, 14

(19) 日本国特許庁(JP)

(12) 公 開 特 許 公 報(A)

(11)特許出願公開番号

特開2004-4244 (P2004-4244A)

(43) 公開日 平成16年1月8日 (2004.1.8)

| (51) Int.C1.7 | | F 1 | | | | | テーマコー | ド(参考) | |
|---|-------|--------------------------------|------------|---------------------|--------|------|-------------|-----------|----|
| G09G | 3/36 | GO9G | 3/36 | | | | 2H093 | | |
| G02F | 1/133 | GO2F | 1/133 | 3 5 | 50 | | 5C006 | | |
| GO9G | 3/20 | G09G | 3/20 | 6 | 1 1 B | | 5C080 | | |
| | | G09G | 3/20 | 6 | 12F | | | | |
| | | GO9G | 3/20 | 6 | 21M | | | | |
| | | 審査請求 未 | 請求 | 請求項 | の数 6 | OL. | (全 13 頁) | 最終頁に | 続く |
| (21) 出願番号 | | 特願2002-159032 (P2002-159032) | (71) 出展 | 頭人 | 000002 | 185 | | | |
| (22) 出願日 | | 平成14年5月31日 (2002.5.31) ソニー株式会社 | | | | | | | |
| ,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,,, | | | | | 東京都 | 品川区川 | 。 品川6丁目7 | 7番35号 | |
| | | | (74) 代期 | 暉人 | 100086 | | | | |
| | | | | — , , | 弁理士 | 船檔 | 國則 | | |
| | | | (72) 発明 | 明者 | | 芳利 | | | |
| | | | ` -, , , , | | 東京都 | 品川区北 | 品川6丁目7 | 7番35号 | ソ |
| | | | | | | 式会社内 | | · · · · · | - |
| | | | (72) 発明 | 明者 | | 義晴 | - | | |
| | | | , ,,,, | | | | 品川6丁目7 | 7番35号 | ソ |

(72) 発明者

(54) 【発明の名称】液晶表示装置およびその制御方法、ならびに携帯端末


(57)【要約】

【課題】パネル外に外部基板や外部駆動 I C が存在する と、システム全体の小型化および低コスト化の妨げになる。

【解決手段】表示部12と同一のガラス基板11上に、水平ドライバ16および垂直ドライバ17に加えて、インターフェース回路13、タイミングジェネレータ14、基準電圧ドライバ15、CSドライバ18、VCOMドライバ19および電位設定回路20などの周辺の駆動回路を搭載し、外部から表示リセットコントロールパルスPCIが与えられたときは、画素に所定の電位を書き込むと同時に、CS電位およびVCOM電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行い、電源ON/OFF時の画像の乱れを防止する。

【選択図】

図 1



二一株式会社内

ニー株式会社内

東京都品川区北品川6丁目7番35号 ソ

最終頁に続く

前川 敏一

【特許請求の範囲】

【請求項1】

透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、

前記表示部の各画素に対して表示信号を供給するとともに、電源ON/OFF時には前記表示信号に代えて所定の電位を選択して供給する切り替え手段と、

前記透明絶縁基板上に前記表示部と共に搭載され、前記画素の対向電極側に各画素共通にコモン電位を与えるとともに、電源ON/OFF時には前記コモン電位に代えて前記所定の電位と同電位を前記画素の対向電極側に与える電位生成手段と

を備えたことを特徴とする液晶表示装置。

【請求項2】

前記切り替え手段は、電源ON/OFF時には前記電位生成手段の出力電位を選択する ことを特徴とする請求項1記載の液晶表示装置。

【謂求項3】

前記電位生成手段の出力電位は、前記画素の液晶セルの対向電極に与える電位または保持容量の対向電極側の電極に与える電位である

ことを特徴とする請求項2記載の液晶表示装置。

【請求項4】

画素がマトリクス状に配置されてなる表示部と、前記画素の対向電極側に各画素共通にコモン電位を与える電位生成手段とを同一の透明絶縁基板上に搭載してなる液晶表示装置において、

電源ONに際して、先ず電源を投入し、続いて前記透明絶縁基板上の回路の状態を初期化し、その後一定期間前記表示部の各画素に対して所定の電位を書き込むとともに、前記所定の電位と同電位を前記画素の対向電極側に与え、

電源OFFに際して、先ず一定期間前記表示部の各画素に対して所定の電位を書き込むとともに、前記所定の電位と同電位を前記画素の対向電極側に与え、その後に電源を遮断する

ことを特徴とする液晶表示装置の制御方法。

【請求項5】

透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、

前記表示部の各画素に対して表示信号を供給するとともに、電源ON/OFF時には前記表示信号に代えて所定の電位を選択して供給する切り替え手段と、

前記透明絶縁基板上に前記表示部と共に搭載され、前記画素の対向電極側に各画素共通にコモン電位を与えるとともに、電源ON/OFF時には前記コモン電位に代えて前記所定の電位と同電位を前記画素の対向電極側に与える電位生成手段とを備えた液晶表示装置を画面表示部として搭載した

ことを特徴とする携帯端末。

【請求項6】

スタンバイモードを有する携帯端末において、

スタンバイモードに入るとき/解除するときに、前記切換手段は前記表示部の各画素に対して前記所定の電位を供給し、前記電位生成手段は前記所定の電位と同電位を前記画素の対向電極側に与える

ことを特徴とする請求項5記載の携帯端末。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】

本発明は、液晶表示装置およびその制御方法、ならびに携帯端末に関し、特に同じ透明絶縁基板上に表示部と共にその周辺の駆動回路が一体的に形成されてなる駆動回路一体型液晶表示装置およびその電源 ON / OFF時の制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末に関する。

[0002]

10

20

30

【従来の技術】

液晶表示装置においては、電源ON(投入)/OFF(遮断)時の画像の乱れを防ぐ対策として、電源ON/OFF時にノーマリホワイト型では白データ(ノーマリブラック型では黒データ)を画素に書き込むことで、白表示(ノーマリブラック型では黒表示)を行う構成を採っている。具体的には、電源ON時は先ず白表示(または、黒表示)を行うことによって画像の乱れをなくした後表示データに応じた画表示を行い、また電源OFF時は白表示(または、黒表示)を行うことによって残像をなくした後表示を消すようにする。

[0003]

このように、白データ(または、黒データ)を書き込むに当たり、従来例に係る液晶表示装置では、外部より白データ(または、黒データ)を入力するとともに、画素の液晶容量の対向電極に与えるVCOM電位および保持容量の対向電極側の電極に与えるCS電位を"L"レベルにするドライバを外部基板上もしくは外部駆動IC上に搭載する構成を採っていた。

[0004]

すなわち、図7において、ガラス基板101上には、画素がマトリクス状に配置されてなる表示部102が形成され、さらにその下側には表示部102の各画素に表示データを書き込む水平ドライバ103が形成されている。なお、図示していないが、表示部102の横には垂直ドライバが配置されることになる。このガラス基板101に対し、フレキシブルケーブル(基板)104を介して外部基板105が電気的に接続されている。

[0005]

外部基板105には、タイミングジェネレータ(TG)106、VCOMドライバ107、CSドライバ108等が搭載されている。タイミングジェネレータ106は、セット側グラフィックコントローラから与えられるマスタークロックMCK、垂直同期信号Vsync、水平同期信号Hsync等の基準信号に基づいて各種のタイミング信号を発生し、フレキシブルケーブル104を介して水平ドライバ103や垂直ドライバに供給するとともに、電源ON/OFF時には白データ(または、黒データ)を発生して水平ドライバ103に供給する。

[0006]

VCOMドライバ107は、タイミングジェネレータ106から与えられるタイミング信号に同期してVCOM電位を発生し、フレキシブルケーブル104を介して画素の液晶容量の対向電極に対して全画素共通に印加する。CSドライバ108は、タイミングジェネレータ106から与えられるタイミング信号に同期してCS電位を発生し、フレキシブルケーブル104を介して画素の保持容量の対向電極側端子に対して全画素共通に印加する。VCOMドライバ107およびCSドライバ108は、電源ON/OFF時にはVCOM電位およびCS電位を低レベルに設定する。

[0007]

【発明が解決しようとする課題】

上述したように、従来例に係る液晶表示装置では、電源ON/OFF時の画像の乱れを防止するに当たって、セットとの間に白データ(または、黒データ)を出力するための回路と、VCOM電位およびCS電位を低レベルにするための回路とを外部基板105(もしくは、外部駆動IC)上に搭載していた。したがって、表示システムとしては、ガラス基板101の他に外部基板105を設けるとともに、当該外部基板15上にタイミングジェネレータ106、VCOMドライバ107、CSドライバ108等を作り込む工程が必要になるため、システム全体の小型化および低コスト化の妨げになっていた。

[0008]

本発明は、上記課題に鑑みてなされたものであり、その目的とするところは、システム全体の小型化および低コスト化を可能とした上で、電源ON時に画像の乱れなく表示開始できるとともに、電源OFF時に残像なしで表示を消すことが可能な液晶表示装置およびその制御方法、ならびに当該液晶表示装置を画面表示部として搭載した携帯端末を提供することにある。

20

10

วก

4(

[0009]

【課題を解決するための手段】

本発明による液晶表示装置は、透明絶縁基板上に画素がマトリクス状に配置されてなる表示部と、この表示部の各画素に対して表示信号を選択して供給するとともに、電源ON/OFF時には前記表示信号に代えて所定の電位を選択して供給する切り替え手段と、前記表示部と同じ透明絶縁基板上に搭載され、前記画素の対向電極側に各画素共通にコモン電位を与えるとともに、電源ON/OFF時には前記コモン電位に代えて前記所定の電位と同電位を前記画素の対向電極側に与える電位生成手段とを備えた構成となっている。なお、コモン電位とは、液晶セルの対向電極に与える電位および保持容量の対向電極側の電極に与える電位を言うものとする。この液晶表示装置は、PDA(Personal Digital Assistants)や携帯電話機に代表される携帯端末に、その画面表示部として搭載される。

[0010]

上記構成の液晶表示装置またはこれを画面表示部として搭載した携帯端末において、電源ONに際して、先ず電源を投入し、続いて透明絶縁基板上の回路の状態を初期化し、その後一定期間表示部の各画素に対して所定の電位を書き込むとともに、当該所定の電位と同電位を画素の対向電極側に与えることで、電源投入後一定期間に亘ってノーマリホワイト型では白表示(ノーマリブラック型では黒表示)が行われる。これにより、電源ON時に画像の乱れなく表示開始を行うことができる。また、電源OFFに際して、先ず一定期間表示部の各画素に対して所定の電位を書き込むとともに、当該所定の電位と同電位を画素の対向電極側に与えることで、電源遮断前に一定期間に亘って白表示(または、黒表示)が行われる。これにより、電源OFF時に残像なしで表示を消すことができる。

[0011]

【発明の実施の形態】

以下、本発明の実施の形態について図面を参照して詳細に説明する。

[0012]

[第1実施形態]

図1は、本発明の第1実施形態に係る液晶表示装置の構成例を示すブロック図である。図1において、透明絶縁基板、例えばガラス基板11上には、画素がマトリクス状に配置されてなる表示部(画素部)12が形成されている。ガラス基板11は、もう一枚のガラス基板と所定の間隙を持って対向配置され、両基板間に液晶材料を封止することで表示パネル(LCDパネル)を構成している。

[0013]

表示部12における各画素の構成の一例を図2に示す。マトリクス状に配置された画素50の各々は、画素トランジスタであるTFT(Thin Film Transistor;薄膜トランジスタ)51と、このTFT51のドレイン電極に画素電極が接続された液晶セル52と、TFT51のドレイン電極に一方の電極が接続された保持容量53とを有する構成となっている。ここで、液晶セル52は、画素電極とこれに対向して形成される対向電極との間で発生する液晶容量を意味する。

[0014]

この画素構造において、TFT51はゲート電極がゲート線(走査線)54に接続され、ソース電極がデータ線(信号線)55に接続されている。液晶セル52は対向電極がVCOM線56に対して各画素共通に接続されている。そして、液晶セル52の対向電極には、VCOM線56を介してコモン電圧VCOM(VCOM電位)が各画素共通に与えられる。保持容量53は他方の電極(対向電極側の端子)がCS線57に対して各画素共通に接続されている。

[0015]

ここで、IH(Hは水平期間)反転駆動または1F(Fはフィールド期間)反転駆動を行う場合は、各画素に書き込まれる表示信号は、VCOM電位を基準として極性反転を行うことになる。また、VCOM電位の極性を1H周期または1F周期で反転させるVCOM

10

20

30

20

50

反転駆動をIH反転駆動または1F反転駆動と併用する場合は、CS線57に与えられるCS電位の極性もVCOM電位に同期して反転する。ただし、本実施形態に係る液晶表示装置は、VCOM反転駆動に限られるものではない。なお、VCOM電位とCS電位はほぼ同電位であるため、本明細書においては、これらをコモン電位と総称するものとする。

再び図1において、表示部12と同じガラス基板11上には、例えば、表示部12の左側にインターフェース(IF)回路13、タイミングジェネレータ(TG)14および基準電圧ドライバ15が、表示部12の上側に水平ドライバ16が、表示部12の右側に垂直ドライバ17が、表示部12の下側に電位設定手段であるCSドライバ18、VCOMドライバ19および電位設定回路20がそれぞれ搭載されている。これらの回路は、表示部12の画素トランジスタと共に、低温ポリシリコンあるいはCG(Continuous Grain;連続粒界結晶)シリコンを用いて作製される。

[0017]

[0016]

上記構成の液晶表示装置において、ガラス基板11に対して、低電圧振幅(例えば、3.3 V振幅)のマスタークロックMCK、水平同期パルスHsync、垂直同期パルスVsync、R(赤)G(緑)B(青)パラレル入力の表示データDataおよび表示リセットコントロールパルスPCIがフレキシブルケーブル(基板)21を介して外部から入力され、インターフェース回路13において高電圧振幅(例えば、6.5 V)にレベルシフト(レベル変換)される。

[0018]

レベルシフトされたマスタークロックMCK、水平同期パルスHsyncおよび垂直同期パルスVsyncは、タイミングジェネレータ14に供給される。タイミングジェネレータ14は、マスタークロックMCK、水平同期パルスHsyncおよび垂直同期パルスVsyncに基づいて基準電圧ドライバ15、水平ドライバ16および垂直ドライバ17の駆動に必要な各種のタイミングパルスを生成する。レベルシフトされた表示データDataは、水平ドライバ16に供給される。レベルシフトされた表示リセットコントロールパルスPCIは、水平ドライバ16、CSドライバ18、VCOMドライバ19および電位設定回路20にそれぞれ供給される。

[0019]

水平ドライバ16は、例えば、水平シフトレジスタ161、データサンプリングラッチ回路162、DA(デジタルーアナログ)変換回路(DAC)163およびSig/CS出力切り替え回路164を有する構成となっている。水平シフトレジスタ161は、タイミングジェネレータ14から供給される水平スタートパルスHSTに応答してシフト動作を開始し、同じくタイミングジェネレータ14から供給される水平クロックパルスHCKに同期して1水平期間に順次転送していくサンプリングパルスを生成する。

[0020]

データサンプリングラッチ回路162は、水平シフトレジスタ161で生成されたサンプリングパルスに同期して、インターフェース回路13から出力される表示データDataを1水平期間で順次サンプリングしラッチする。このラッチされた1ライン分のデジタルデータはさらに、水平ブランキング期間にラインメモリ(図示せず)に移される。そして、この1ライン分のデジタルデータは、DA変換回路163でアナログ表示信号に変換される。DA変換回路163は、例えば、基準電圧ドライバ15から与えられる階調数分の基準電圧の中から、デジタルデータに対応した基準電圧を選択してアナログ表示信号として出力する基準電圧選択型DA変換回路の構成となっている。

[0021]

DA変換回路163から出力される1ライン分のアナログ表示信号Sigは、Sig/CS出力切り替え回路164に与えられる。Sig/CS出力切り替え回路164にはさらに、CSドライバ18で生成されるCS電位が与えられる。Sig/CS出力切り替え回路164は、インターフェース回路13から出力される表示リセットコントロールパルスPCIが高レベルであるか低レベルであるかに応じて、アナログ表示信号SigおよびC

20

40

50

S電位のいずれか一方を選択して出力する。 S i g / C S 出力切り替え回路 1 6 4 から出力されるアナログ表示信号 S i g または C S電位は、表示部 1 2 の水平方向画素数 n に対応して配線されたデータ線 5 5 - 1 \sim 5 5 - n に出力される。

[0022]

垂直ドライバ17は、垂直シフトレジスタおよびゲートバッファによって構成される。この垂直ドライバ17において、垂直シフトレジスタは、タイミングジェネレータ14から供給される垂直スタートパルスVSTに応答してシフト動作を開始し、同じくタイミングジェネレータ14から供給される垂直クロックパルスVCKに同期して1垂直期間に順次転送していく走査パルスを生成する。この生成された走査パルスは、表示部12の垂直方向画素数mに対応して配線されたゲート線54-1~54-mにゲートバッファを通して順次出力される。

[0023]

この垂直ドライバ17による垂直走査により、走査パルスがゲート線54-1~54-mに順次出力されると、表示部12の各画素が行(ライン)単位で順に選択される。そして、この選択された1ライン分の画素に対して、Sig/CS出力切り替え回路164から出力される1ライン分のアナログ表示信号Sigがデータ線55-1~55-nを経由して一斉に書き込まれる。このライン単位の書き込み動作が繰り返されることにより、1画面分の画表示が行われる。

[0024]

CSドライバ18は、先述したCS電位を生成し、図2のCS線57を介して保持容量53の他方の電極に対して各画素共通に与えるとともに、Sig/CS出力切り替え回路164に供給し、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルのときは、当該CS電位を所定の電位、例えば低レベル(OV)に設定する。ここで、表示信号の振幅を例えば0-3.3Vとすると、VCOM反転駆動を採用する場合には、CS電位は低レベルをOV(グランドレベル)、高レベルを3.3V間として交流反転を繰り返すことになる。

[0025]

VCOMドライバ19は、先述したVCOM電位を生成するとともに、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルのときは、当該VCOM電位を低レベル(OV)に設定する。VCOMドライバ19から出力されるVCOM電位は、フレキシブルケーブル21を介して一度ガラス基板11の外部に出力される。この基板外に出力されたVCOM電位はVCOM調整回路22を経由した後、フレキシブルケーブル21を介して再びガラス基板11内に入力され、図2のVCOM線56を介して液晶セル52の対向電極に対して各画素共通に与えられる。

[0026]

ここで、 V C O M 電位としては、 C S 電位とほぼ同じ振幅の交流電圧が用いられる。ただし、実際には、図 2 において、データ線 5 4 から T F T 5 1 を通して液晶セル 5 2 の画素電極に信号を書き込む際に、寄生容量などに起因して T F T 5 1 で電圧降下が生じることから、 V C O M 電位としては、 その電圧降下分だけ D C シフトした交流電圧を用いる必要がある。この V C O M 電位の D C シフトを V C O M 調整回路 2 2 が担う。

[0027]

VCOM調整回路22は、VCOM電位を入力とするコンデンサCと、このコンデンサCの出力端と外部電源VCC1との間に接続された可変抵抗VRと、コンデンサCの出力端とグランドとの間に接続された抵抗Rとから構成され、液晶セル52の対向電極に与えるVCOM電位のDCレベルを調整する、即ちVCOM電位に対してDCオフセットをかける。電位設定回路20は、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルとなることで、VCOM調整回路22から基板内に入力されたVCOM電位を強制的に低レベル(OV)にする。

[0028]

上記構成の液晶表示装置において、外部から与えられる表示リセットコントロールパルス

PCIが低レベルのときは、CSドライバ18がCS電位を所定の電位、例えば低レベル(0V)に設定するとともに、電位設定回路20がVCOM電位を強制的に低レベル(0V)にする一方、Sig/CS出力切り替え回路164がCS電位を選択してデータ線55-1~55-nに出力することで、表示リセット動作を行うようにする。

[0029]

この表示リセット動作により、垂直ドライバ17による垂直走査によって選択された行の各画素については、図2において、CS電位(本例では、0V)がTFT51を介して液晶セル52および保持容量53の画素電極側に印加されると同時に、対向電極側にはVCOM線56およびCS線57を介してCS電位およびVCOM電位(共に0V)がそれぞれ印加されるため、液晶セル52には電圧が印加されず、したがってノーマリホワイト型では白表示、ノーマリブラック型では黒表示が行われる。

[0030]

上述したように、第1実施形態に係る液晶表示装置では、表示部12と同一のパネル(ガラス基板11)上に、水平ドライバ16および垂直ドライバ17に加えて、インターフェース回路13、タイミングジェネレータ14、基準電圧ドライバ15、CSドライバ18、VCOMドライバ19および電位設定回路20などの周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やIC、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。

[0031]

また、外部から表示リセットコントロールパルスPCIが与えられたときは、画素に所定の電位を書き込むと同時に、CS電位およびVCOM電位を画素電位と同電位に設定し、当該同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ON/OFF時の画像の乱れを防止することができる。

[0032]

次に、上記構成の液晶表示装置において、電源ON/OFF時の画像の乱れを防ぐために、表示リセット動作を行う際の制御方法について説明する。

[0033]

先ず、電源ON時の表示リセット動作について、図3のタイミングチャートを用いて説明する。電源ONに際して、先ず電源VCC1 (例えば、3.3V) および電源VDD (例えば、6.5V) を投入する。電源VCC1が90%程度立ち上がってから一定期間T11 (例えば、1msec程度) が経過すると、マスタークロックMCK、水平同期パルスHsync、垂直同期パルスVsync、表示データDataおよび表示リセットコントロールパルスPCIがフレキシブルケーブル21を介して外部から入力され始める。

[0034]

その後、一定期間T12(例えば、1msec程度)が経過すると、パネル内のシステムリセットパルスRSTを高レベルとする。これにより、パネル内におけるフリップフロップ等のロジック回路の初期状態が確定(初期化)される。その後、表示リセットコントロールパルスPCIの低レベル期間を一定期間T13(例えば、1~2フィールド期間)だけ設ける。

[0035]

[0036]

10

30

このように、液晶表示装置において、電源ONに際して、先ず電源を投入し、続いてパネル上の回路の状態を初期化し、その後一定期間表示リセット動作を行って電源投入後数フィールド期間に亘って白表示(または、黒表示)を行うことにより、電源ON時に画像の乱れなく表示開始を行うことができる。

[0037]

続いて、電源OFF時の表示リセット動作について、図4のタイミングチャートを用いて説明する。電源OFFに際して、先ず表示リセットコントロールパルスPCIを一定期間T21(例えば、1~2フィールド期間)だけ低レベルにする。これにより、CSドライバ18がCS電位を低レベルに設定するとともに、電位設定回路20がVCOM電位を強制的に低レベルにする一方、Sig/CS出力切り替え回路164がCS電位を選択してデータ線55-1~55-nに出力することで、表示リセット動作が行われる。

[0038]

すなわち、表示リセット動作により、数フィールド期間に亘って白表示(または、黒表示)が行われる。期間T21の経過後、システムリセットパルスRSTを低レベルとする。その後、期間T22(例えば、1msec程度)が経過すると、マスタークロックMCK、水平同期パルスHsync、垂直同期パルスVsync、表示データDataおよび表示リセットコントロールパルスPCIがフレキシブルケーブル21の入力を停止する。その後、期間T23(例えば、1msec程度)が経過すると、電源VCC1および電源VDDを遮断する。

[0039]

このように、液晶表示装置において、電源OFFに際して、先ず一定期間表示リセット動作を行って電源遮断前に数フィールド期間に亘って白表示(または、黒表示)を行い、その後に電源を遮断することにより、電源OFF時に残像なしで表示を消すことができる。

[0040]

なお、本制御例では、電源ON/OFF時の画像の乱れを防止する場合を例に挙げて説明したが、液晶表示装置が例えば省電力化を目的としたスタンバイモードを持つ場合において、スタンバイモードに入るときは電源ON時と同様の制御を行い、スタンバイモードから復帰するときは電源OFF時と同様の制御を行うことにより、スタンバイモードに入るとき/復帰するときの画像の乱れを防止することができる。

[0041]

[第2実施形態]

図5は、本発明の第2実施形態に係る液晶表示装置の構成例を示すブロック図であり、図中、図1と同等部分には同一符号を付して示している。

[0042]

第1実施形態に係る液晶表示装置では、VCOM調整回路22を全てパネル外部(ガラス基板11の外部)で構成したのに対して、本実施形態に係る液晶表示装置では、VCOM調整回路22′を構成する回路素子の一部をガラス基板11上に作製した構成を採っている。

[0043]

具体的には、図5において、ガラス基板11上に搭載することが難しいコンデンサCと、外部調整が必要な可変抵抗VRについてはガラス基板11の外部に設けている。可変抵抗VRは、コンデンサCの出力端とグランドとの間に接続されている。一方、ガラス基板11上には、コンデンサCの出力端に電気的につながるラインLと内部電源VCC2との間に直列に接続された分圧抵抗R11およびスイッチSWと、ラインLとグランドとの間に接続された分圧抵抗R12とが設けられている。スイッチSWは、インターフェース回路13から出力される表示リセットコントロールパルスPCIが低レベルのときにOFF(開放)状態となる。

[0044]

ところで、VCOM調整回路22を全てパネル外部で構成した場合、電源OFF時に表示 リセットコントロールパルスPCIが不安定になり、そのときに外部電源VCC1がまだ 10

20

30

残っている(3.3V近傍の電位にある)と、VCOM電位が上昇する可能性がある。これに対して、本実施形態に係る液晶表示装置においては、VCOM調整回路22′を構成する回路素子の一部、具体的には分圧抵抗R11,R12およびそれをON/OFFするスイッチSWをガラス基板11上に作製し、表示リセットコントロールパルスPCIが低レベルのときにスイッチSWをOFFとすることで、ラインLの電位がグランドレベルに引っ張られるために、VCOM電位の上昇を確実に抑え、グランドレベルに維持することができる。

[0045]

なお、上記各実施形態では、表示リセットコントロールパルスPCIが与えられたときに、Sig/CS出力切り替え回路164が表示信号に代えてCS電位を選択してデータ線55-1~55-nに出力するとしたが、VCOM電位もCS電位と同じ電位に設定されるため、VCOM電位を選択してデータ線55-1~55-nに出力する構成を採っても同様の作用効果を得ることができる。

[0046]

さらに、CS電位またはVCOM電位を選択する構成ではなく、所定の電位を選択する一方、CS電位およびVCOM電位を同電位に設定する構成を採ることも可能である。また、データ線 $55-1\sim55-n$ を通して画素に書き込む電位(画素電位)としては、0V(グランドレベル)に限られるものではなく、CS電位およびVCOM電位を画素電位と同電位に設定する条件を満足すれば、液晶セル 52には電圧が印加されないため、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができる。ただし、画素電位を0Vとした方が、データ線 $55-1\sim55-n$ を通して画素に書き込む際に電力を消費しなくて済むため、低消費電力化の観点からすると有利である。

[0047]

以上説明した第1,第2実施形態に係る液晶表示装置は、携帯電話機やPDA(Personal Digital Assistants;携帯情報端末)に代表される小型・軽量な携帯端末の画面表示部として用いて好適なものである。

[0048]

図6は、本発明に係る携帯端末、例えばPDAの構成の概略を示す外観図である。

[0049]

本例に係る P D A は、例えば、装置本体 6 1 に対して蓋体 6 2 が開閉自在に設けられた折り畳み式の構成となっている。装置本体 6 1 の上面には、キーボードなどの各種のキーが配置されてなる操作部 6 3 が配置されている。一方、蓋体 6 2 には、画面表示部 6 4 が配置されている。この画面表示部 6 4 として、先述した第 1 ,第 2 実施形態に係る液晶表示装置が用いられる。

[0050]

これら実施形態に係る液晶表示装置は、先述したように、システム全体の小型化および低コスト化を可能とした上で、電源ON/OFF時の画像の乱れを防止することが可能であるため、当該液晶表示装置を画面表示部64として搭載することで、PDAの小型化に大きく寄与できるとともに、画面表示部64の電源ON/OFF時の画像の乱れを確実に防止できる。

[0051]

また、この種のPDAに代表される携帯端末には、省電力化を図るためにスタンバイモードが備えられているのが一般的である。このスタンバイモードに入るとき/復帰するときにも、先述したように、電源ON/OFF時と同様に表示リセット動作を行わせることで、スタンバイモードに入るとき/復帰するときの画像の乱れについても確実に防止することができる。

[0052]

なお、ここでは、PDAに適用した場合を例に採って説明したが、この適用例に限られるものではなく、本発明に係る液晶表示装置は、特に携帯電話機など小型・軽量の携帯端末全般に用いて好適なものである。

10

20

30

[0053]

【発明の効果】

以上説明したように、本発明によれば、表示部と同一の透明絶縁基板上に周辺の駆動回路を搭載したことにより、全駆動回路一体型の表示パネルを構成でき、外部に別の基板やIC、トランジスタ回路を設ける必要がないため、システム全体の小型化および低コスト化が可能になる。また、電源ON/OFF時は画素に所定の電位を書き込むと同時に、当該所定の電位と同電位を対向電極側に与えることで、ノーマリホワイト型では白表示、ノーマリブラック型では黒表示を行うことができるため、システム全体の小型化および低コスト化を可能とした上で、電源ON/OFF時の画像の乱れを防止することができる。

【図面の簡単な説明】

【図1】本発明の第1実施形態に係る液晶表示装置の構成例を示すブロック図である。

【図2】画素の構成の一例を示す回路図である。

【図3】電源ON時の表示リセット動作の説明に供するタイミングチャートである。

【図4】電源OFF時の表示リセット動作の説明に供するタイミングチャートである。

【図5】本発明の第2実施形態に係る液晶表示装置の構成例を示すブロック図である。


【図6】本発明に係るPDAの構成の概略を示す外観図である。

【図7】従来例に係る液晶表示装置の構成の一例を示すブロック図である。


【符号の説明】

1 1 … ガラス基板、1 2 … 表示部、1 3 … インターフェース(IF)回路、1 4 … タイミングジェネレータ(TG)、1 6 …水平ドライバ、1 7 … 垂直ドライバ、1 8 … C S ドライバ、1 9 … V C O M ドライバ、2 2 , 2 2 ′ … V C O M 調整回路、5 0 … 画素、5 1 … T F T (画素トランジスタ)、5 2 … 液晶セル、5 3 … 保持容量、1 6 4 … S i g / C S 出力切り替え回路







【図2】





10

WCI (電源)
WD (電源)
ND (電源)
RSI
(パネルロジックリセット)
PCI 表示リセット/ルス)
WCC (電源)
WSS (電源)
Pulse/Deta (in) Low active









【図7】

フロントページの続き

(51) Int.Cl.⁷

FΙ

テーマコード (参考)

G O 9 G 3/20 6 7 O D G O 9 G 3/20 6 8 O T

F ターム(参考) 2H093 NA16 NA80 NC00 NC02 NC34 ND39 ND42 ND49 ND52 NE07 5C006 AC21 AC25 AF59 AF67 AF69 AF83 BB16 BC06 BC12 BC20

BF43 FA34

5C080 AA10 BB05 DD09 DD26 DD29 EE26 FF03 FF11 GG09 JJ02

JJ04 JJ06 KK07 KK47